한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)
Current Result Document :
| 한글제목(Korean Title) |
시작신호 및 멈춤신호와 동기화된 클록을 사용하는 시간-디지털 변환기 |
| 영문제목(English Title) |
Time-to-Digital Converter Using Synchronized Clock with Start and Stop Signals |
| 저자(Author) |
이민웅
조성익
이남호
정상훈
Min-woong Lee
Seong-ik Cho
Nam-ho Lee
Sang-hun Jeong
최진호
Jin-Ho Choi
|
| 원문수록처(Citation) |
VOL 21 NO. 05 PP. 0893 ~ 0898 (2017. 05) |
한글내용
(Korean Abstract) |
카운터 타입의 시간-디지털 변환기를 공급전압 1.5volts에서 0.18㎛ CMOS 공정을 이용하여 설계하였다. 일반적인 시간-디지털 변환기에서는 클록의 주기가 TCK일 때, 시작신호와 클록의 시간차에 의해 최대 TCK의 변환 에러가 발생한다. 그리고 멈춤신호와 클록의 시간차로 인해 -TCK의 에러가 발생한다. 그러나 본 논문에서 제안한 시간-디지털 변환기는 이러한 단점을 보완하기 위해 클록은 시작신호 및 멈춤신호와 동기화하여 회로 내에서 생성되도록 설계하였다. 설계된 시간-디지털 변환기에서 시작신호와 클록의 시간차에 의한 변환에러는 발생하지 않으며, 멈춤신호에 의한 변환에러의 크기는 (1/2)TCK로 감소된다.
|
영문내용
(English Abstract) |
A TDC(Time-to-Digital Converter) of counter-type is designed by 0.18㎛ CMOS process and the supply voltage is 1.5 volts. The converted error of maximum TCK is occurred by the time difference between the start signal and the clock when the period of clock is TCK in the conventional TDC. And the converted error of -TCK is occurred by the time difference between the stop signal and the clock. However in order to compensate the disadvantage of the conventional TDC the clock is generated within the TDC circuit and the clock is synchronized with the start and stop signals. In the designed TDC circuit the conversion error is not occurred by the difference between the start signal and the click and the magnitude of conversion error is reduced (1/2)TCK by the time difference between the stop signal and the clock.
|
| 키워드(Keyword) |
펄스 방사선
전원차단회로
방전·충전 시간
고속 방전·충전
전자소자
Pulse radiation
Crowbar circuit
Discharge·charge-time
High-speed discharge·charge
electronic device
시간-디지털 변환기
동기화된 클록
카운터 타입
시간간격신호
time-to-digital converter
synchronized clock signal
counter type
time interval signal
|
| 파일첨부 |
PDF 다운로드
|
